Conroe之所以能够在降低频率的同时,还能够让性能大幅提升,关键就是每个时钟周期可执行的指令数提升了,处理器的性能不再只由频率所决定,我们可以从下面一个公式中简单地表达Conroe的性能,同时也体现了未来处理器的一个发展方向。
Performance = Frequency x Instructions per Clock Cycle
即:性能 = 频率 x 每个时钟周期的指令数
笔者在这里简单地提示一下Core微架构中的每个核心在每个周期可以做的工作:在最好的情况下,每周期可以取指160bit以上(实际Intel没有透露更具体的数字),解码5条X86指令,发射7条微指令,重排序和重命名4条微指令,发送6条微指令至执行单元,完成并退出4条微指令。从任何一个方面来看,这个架构都是比NetBurst微架构或者Yonah微架构更宽的架构,拥有更宽的流水线、更高的并行度,这得益于宽位动态执行(Wide Dynmaic Execution)、宏融合(Macro-Fusion)和128位SIMD执行能力等改进技术,笔者在这里就不过多介绍了,大家有兴趣的话可以浏览有关详细资料
相关热点文章:《分门别类精心选 市售8款特色电源推荐》,点击阅读。
| 推荐经销商 | |||||||||||||||||||
|
|
|
|
| |||||||||||||||
Copyright ©2004 - 2007 xiyuit.com All rights reserved
西域IT网 版权所有 蜀ICP备06021702号 访问CNET中国其它站点:
|